| Systematischer Entwurf Digitaler Systeme 1989 Edition Contributor(s): Rammig, Franz J. (Author) |
|
 |
ISBN: 3519022656 ISBN-13: 9783519022657 Publisher: Vieweg+teubner Verlag OUR PRICE: $66.49 Product Type: Paperback Language: German Published: February 1989 |
| Additional Information |
| BISAC Categories: - Technology & Engineering | Engineering (general) |
| Dewey: 620 |
| Series: Leitfaden Und Monographien Der Informatik |
| Physical Information: 0.75" H x 6.69" W x 9.61" (1.26 lbs) 357 pages |
| Descriptions, Reviews, Etc. |
| Publisher Description: Dieses Buch versucht, eine durchg ngige Systematik des Hardwareent- wurfs ber verschiedene Abstraktionsebenen hinweg darzustellen. Da- bei wird von einem abstrakten Modell des Entwurfsvorgangs als ber mehrere Abstraktionsebenen reichender r ckgekoppelter Proze aus- gegangen. Auf der Basis dieses Modells werden verschiedene Klas- sen von Entwurfsaktivit ten identifiziert. Es sind dies: Modellierung, Modifikation/Optimierung, Implementation und Verifikation. Die ver- schiedenen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfer-Ebene, Gatterebene, Schalterebene/ Ebene des sym- bolischen Layouts, elektrische/Layout-Ebene) werden in verschiedenen Sichten (Verhalten, Struktur, Geometrie, Test) charakterisiert. Dient das erste Kapitel dazu, eine allgemeine Systematik des Hardwareent- wurfs zu entwickeln, so werden in den weiteren Kapiteln verschiedene Entwurfsaktivit ten beispielhaft diskutiert. Das Kapitel 2 ist den verschiedene Methoden der Hardwaremodellie- rung gewidmet. Nach einem allgemeinen berblick wird darin exempla- risch die Breitband-Hardwarebeschreibungssprache DACAPO detail- lierter eingef hrt. Dies erlaubt, ber verschiedene Aspekte des Hard- wareentwurfs in einheitlicher Terminologie zu sprechen, und zwar nicht nur ber Hardwarebeschreibungen auf unterschiedlichen Abstraktions- ebenen, sondern auch ber verschiedene Algorithmen des Entwurfs- prozesses. Im Kapitel 3 (Implementierungsaktivit ten) wird mit besonderem Au- genmerk der Ubergang von der algorithmischen auf die Registertrans- ferebene behandelt. Aber auch verschiedene Methoden des Steuerwerks- entwurfs und der bergang auf die Gatterebene finden Ber cksichti- gung. Ein ausf hrliches Entwurfsbeispiel soll zur Illustration dienen. Optimierungsverfahren (Kapitel 4) werden haupts chlich auf der Regi- stertransferebene, aber auch auf der algorithmischen und Gatterebene diskutiert. Auch hier wird ein Beispiel exemplarisch durchgef hrt. Das Kapitel 5 ist der Verifikation/Evaluation/Validierung gewidmet. |